Grupo N: 8CN
María Rosa Villazon Cerquera
Jeisson David Barreto malaver
Edison Alexander Suarez Rodríguez
Se implementó un contador
hexadecimal el cual realizo conteo de 0 hasta 15. El programa se realizó con código
en VHDL teniendo en cuenta la respectiva tabla de verdad, para este caso se requirió
de cuatro entradas y siete salidas y un visualizador display de siete segmentos;
El desarrollo del código se realizó
de la siguiente manera: nuevo
proyecto en esquemático y le adicionamos como Source que se ha elaborado en
Boole, luego de esto le colocamos (;) a las ecuaciones para que permita sintetizar, adicionamos
también el código .ucf que es de la FPGA, para luego activar y renombrar los puertos
que deseamos utilizar, y por ultimo le damos clic Check Syntax y después
Create Schematic Symbol para generar el esquemático, vamos a la pantalla
de esquemático y lo buscamos del archivo del nombre del proyecto, y luego lo
ponemos terminales y las renombramos según la necesidad. Sintetizamos todo,
implementamos diseño y se genera el archivo .bit, y está listo para programar la FPGA .
No hay comentarios:
Publicar un comentario